FPGA ile İşlemci Tasarımı / BT-I / #9 (BT-I)
Önceki yazılarda tasarladığımız modülleri bu yazıda birleştirip, BT-I işlemcisine son halini vereceğiz.
Önceki yazılarda tasarladığımız modülleri bu yazıda birleştirip, BT-I işlemcisine son halini vereceğiz.
Instruction Decoder, instruction registerindeki komutu çözüp buna göre işlemci içindeki modülleri konfigüre edip komutun yürütülmesini sağlar.
ISA(Instruction Set Architecture) yani komut seti mimarisi işlemci tarafından yürütülecek komutların ve bu komutların binary karşılıklarının tasarımıdır. BT-I işlemcisinin komut seti mimarisi oldukça basit yapıdadır. Bütün komutlar 16 bit genişliğinde Daha fazla...
Registerler işlemcinin erişebileceği en hızlı hafıza birimidir. Statik yapıdadır. BT-I işlemcisinde 8 adet 16 bitlik genel kullanım registeri vardır. Her bir register Rn şeklinde isimlendirilmiştir.
ALU yani aritmetik mantık ünitesi, matemetiksel işlemlerin yapıldığı modüldür. İşlemcinin çekirdeğini oluşturur.